




升腾_Mini 开发板规格书



硬件规格书

Rev. 1.1

2025/05

销售与服务联系

东莞野火电子有限公司

地址：东莞市大岭山镇石大路 2 号艺华综合办公大楼 301 1 2 3 4 楼

官网：<https://embedfire.com>

论坛：<http://www.firebbs.cn>

资料：<https://doc.embedfire.com>

天猫：<https://yehuosm.tmall.com>

京东：<https://yehuo.jd.com/>

邮箱：embedfire@embedfire.com

电话：0769-33894118

扫码获得更多精彩



野火百科



野火电子



野火天猫店



野火京东店



野火抖音号



野火视频号



野火B站号



野火小师妹

技术支持与售后服务

1. 资料内容

1. 所有产品的信息与资料可从《销售与服务联系》节中的官网、店铺、资料页获取。
2. 产品所提供的资料以商品详情页、资料下载页、资料下载实际内容等为准，若有疑问请咨询销售。
3. 对于未提供、非开源、有变更的资料内容，若有疑问请通过资料内容说明或咨询销售确认，否则不予以保证。

2. 技术支持范围

1. 提供对例程的运行流程与现象的解释。
2. 对用户修改例程、额外编写、例程源码之外的内容提供有限的讨论范围。
3. 提供对硬件资源的解释。
4. 对开源原理图部分提供有限的讨论范围，不作硬件修改指导。

3. 售后与保修

1. 产品退换货服务政策以购买所在店铺的服务条款为准。
2. 对于在售产品提供长久维修服务，除焊盘脱落、严重损坏等无法维修情况外可以联系购买所在店铺寄回检修。注：主芯片损坏不在免费保修范围内，具体请咨询店铺。

免责声明

东莞野火电子有限公司（以下简称：“野火”）保留在任何时候与不事先声明的情况下对野火产品与文档更改、修正、补充的权利。用户可在野火资料主页 <https://doc.embedfire.com/> 或者联系客服与售后获取最新信息。

用户使用开发板等产品过程请遵守本文档内容，因为使用环境不当或制作产品因设计未考虑周全导致的损失需要自行承担。

手册版本

手册版本	日期	更新说明
V 1.0	2024-08	• 初始版本
V1.0.1	2024-10	• 修改部分文字
V1.1	2025-05	• 修改部分文字

目录

销售与服务联系	- 1 -
东莞野火电子有限公司	- 1 -
技术支持与售后服务	- 2 -
免责声明	- 3 -
手册版本	- 4 -
目 录	- 6 -
第一章 升腾_Mini 开发板芯片简介	- 8 -
第二章 升腾_Mini 核心板介绍	- 10 -
第三章 升腾_Mini 底板介绍	- 26 -

目 录

销售与服务联系	- 1 -
技术支持与售后服务	- 2 -
1. 资料内容	- 2 -
2. 技术支持范围	- 2 -
3. 售后与保修	- 2 -
免责声明	- 3 -
手册版本	- 4 -
目 录	- 6 -
第一章 升腾_Mini 开发板芯片简介	- 8 -
第二章 升腾_Mini 核心板介绍	- 10 -
2.1 核心板外观图	- 10 -
2.2 核心板尺寸图	- 11 -
2.3 核心板硬件资源介绍	- 11 -
2.3.1 DDR3	- 12 -
2.3.2 SPI_FLASH	- 14 -
2.3.3 晶振	- 16 -
2.3.4 LED 灯	- 17 -
2.3.5 BTB 接口	- 21 -
第三章 升腾_Mini 底板介绍	- 26 -
3.1 底板外观图	- 26 -
3.2 底板尺寸图	- 27 -
3.3 底板硬件规格	- 28 -
3.4 底板硬件使用说明	- 29 -
3.4.1 电源	- 29 -
3.4.2 EEPROM	- 30 -
3.4.3 HDMI 输入输出接口	- 31 -
3.4.4 千兆以太网接口	- 33 -
3.4.5 摄像头接口	- 35 -
3.4.6 SD 卡接口	- 37 -
3.4.7 数码管	- 38 -
3.4.8 JTAG 接口	- 39 -
3.4.9 无源蜂鸣器	- 40 -
3.4.10 USB 转串口	- 41 -
3.4.11 按键	- 42 -
3.4.12 LED 灯	- 44 -
3.4.13 TFT_LCD 液晶屏接口	- 45 -

3.4.14 扩展 IO.....	- 47 -
3.5 常用芯片及晶振位置图.....	- 50 -

第一章 升腾_Mini 开发板芯片简介

我们共有三个不同的核心板，这三款核心板不同之处就在于其 FPGA 主芯片的不同，故三款核心板的差异就在于 FPGA 芯片的差异。

我们使用的三款 FPGA 芯片都为 Xilinx 旗下的 Artix-7 系列芯片；具体的型号分别为：XC7A35T-FGG484、XC7A100T-FGG484、XC7A200T-FBG484，速度等级都为 2。

这三款 FPGA 芯片具体的资源量可见下图所示（该图从 Xilinx 官网文档中截取）

Artix-7 FPGA Feature Summary													
Table 4: Artix-7 FPGA Feature Summary by Device													
Device	Logic Cells	Configurable Logic Blocks (CLBs)		DSP48E1 Slices ⁽²⁾	Block RAM Blocks ⁽³⁾			CMTs ⁽⁴⁾	PCIe ⁽⁵⁾	GTPs	XADC Blocks	Total I/O Banks ⁽⁶⁾	Max User I/O ⁽⁷⁾
		Slices ⁽¹⁾	Max Distributed RAM (Kb)		18 Kb	36 Kb	Max (Kb)						
XC7A12T	12,800	2,000	171	40	40	20	720	3	1	2	1	3	150
XC7A15T	16,640	2,600	200	45	50	25	900	5	1	4	1	5	250
XC7A25T	23,360	3,650	313	80	90	45	1,620	3	1	4	1	3	150
XC7A35T	33,280	5,200	400	90	100	50	1,800	5	1	4	1	5	250
XC7A50T	52,160	8,150	600	120	150	75	2,700	5	1	4	1	5	250
XC7A75T	75,520	11,800	892	180	210	105	3,780	6	1	8	1	6	300
XC7A100T	101,440	15,850	1,188	240	270	135	4,860	6	1	8	1	6	300
XC7A200T	215,360	33,650	2,888	740	730	365	13,140	10	1	16	1	10	500

Notes:

- Each 7 series FPGA slice contains four LUTs and eight flip-flops; only some slices can use their LUTs as distributed RAM or SRLs.
- Each DSP slice contains a pre-adder, a 25 x 18 multiplier, an adder, and an accumulator.
- Block RAMs are fundamentally 36 Kb in size; each block can also be used as two independent 18 Kb blocks.
- Each CMT contains one MMCM and one PLL.
- Artix-7 FPGA Interface Blocks for PCI Express support up to x4 Gen 2.
- Does not include configuration Bank 0.
- This number does not include GTP transceivers.

图 1 Artix-7 系列资源

根据上图可以清晰的看到 Artix-7 系列各型号的资源情况，这里我们以 XC7A35T-FGG484 为例，主要参数如下：

逻辑单元 Logic cells：33280

可配置逻辑块 CLBs：400Kb

DSP48E1 Slices：90 个，每个 DSP48E1 Slices 内包含一个预加器、一个 25 x 18 乘法器、一个加法器及一个累加器。

Block RAM 块：1800Kb

时钟单元 CMTs：5 个。每个 CMT 内含一个 MMCM 和一个 PLL

PCIe：1 路

GTP 高速收发器：4 路

最大用户 IO 口：250 个

三款核心板的主要参数对比如下表所示：

FPGA 芯片	XC7A35T-FGG484	XC7A100T-FGG484	XC7A200T-FBG484
逻辑单元 Logic cells	33280	101440	215360
Slices	400	1188	2888
Block RAM	1800Kb	4860Kb	13140Kb
时钟单元 CMTs	5	6	10
速度等级	-2	-2	-2
芯片等级	工业级	工业级	工业级
工作温度	-40℃~100℃	-40℃~100℃	-40℃~100℃
PCIe	1	1	1
高速收发器	4	4	4
最大用户 IO 口	250	285	285

三款核心板的主芯片实物图如下图所示：



图 2 三款 FPGA 芯片实物图

第二章 升腾_Mini 核心板介绍

2.1 核心板外观图




图 2.1-1 升腾_Mini 核心板正面视图




图 2.1-2 升腾_Mini 核心板背面视图

2.2 核心板尺寸图




图 2.2-1 升腾_Mini 核心板正面机械尺寸图

2.3 核心板硬件资源介绍

升腾_Pro 核心板硬件资源	
主芯片	Xilinx XC7A35T 封装: FGG484 Xilinx XC7A100T 封装: FGG484 Xilinx XC7A200T 封装: FBG484
PCB	10 层黑色沉金
DDR3	2 片 DDR3, 容量: 1Gbyte, 位宽 32bit
Flash	128Mbit
晶振	一个 50MHz, 用于 FPGA 系统主时钟; 一个 125MHz, 用于 GTP 收发器时钟输入
封装/连接器规格	BTB: 一对 BTB: B2BF-2x70-0p5
尺寸	50 x 55 mm

2.3.1 DDR3

升腾核心板板载两片高速 DDR3 SDRAM 存储芯片，型号为 MT41K256M16TW-107，单片容量为 4Gbit（512Mbyte，256M*16bit），FPGA 内部带有硬 DDR3 控制器 MCB，使用该控制器可以让 DDR3 的读写速度最高可达到 800Mb/s。在设计中我们将两片 DDR3 拼接在一起使其组合成 32bit 的数据位宽，在提高容量的同时还能提高其带宽，拼接后系统的带宽高达 25Gb/s（800M*32bit）

DDR3 硬件原理图如下图 2.3-1 所示：





图 2.3-1 核心板 DDR3 部分原理图

核心板上的 DDR3 实物图如下图 2.3-2 所示：



引脚名	FPGA 绑定引脚
DDR3_A0	AA4
DDR3_A1	AB2
DDR3_A2	AA5
DDR3_A3	AB3
DDR3_A4	AB1
DDR3_A5	U2
DDR3_A6	W1
DDR3_A7	R2
DDR3_A8	V2
DDR3_A9	U3
DDR3_A10	Y1
DDR3_A11	W2
DDR3_A12	Y2
DDR3_A13	U1
DDR3_A14	V3
DDR3_BA0	AA1
DDR3_BA1	Y3
DDR3_BA2	AA3
DDR3_CSN	T1
DDR3_RASN	W6
DDR3_CASN	U5
DDR3_WEN	Y4
DDR3_ODT	T5
DDR3_CLK0_P	V4
DDR3_CLK0_N	W4
DDR3_CKE	AB5
DDR3_RESET	R3
DDR3_D0	C2
DDR3_D1	G1
DDR3_D2	A1
DDR3_D3	F3
DDR3_D4	B2
DDR3_D5	F1
DDR3_D6	B1
DDR3_D7	E2
DDR3_D8	H3
DDR3_D9	G3
DDR3_D10	H2
DDR3_D11	H5
DDR3_D12	J1
DDR3_D13	J5
DDR3_D14	K1
DDR3_D15	H4

DDR3_D16	L4
DDR3_D17	M3
DDR3_D18	L3
DDR3_D19	J6
DDR3_D20	K3
DDR3_D21	K6
DDR3_D22	J4
DDR3_D23	L5
DDR3_D24	P1
DDR3_D25	N4
DDR3_D26	R1
DDR3_D27	N2
DDR3_D28	M6
DDR3_D29	N5
DDR3_D30	P6
DDR3_D31	P2
DDR3_DQS0_P	E1
DDR3_DQS0_N	D1
DDR3_DQS1_P	K2
DDR3_DQS1_N	J2
DDR3_DQS2_P	M1
DDR3_DQS2_N	L1
DDR3_DQS3_P	P5
DDR3_DQS3_N	P4
DDR3_DM0	D2
DDR3_DM1	G2
DDR3_DM2	M2
DDR3_DM3	M5

2.3.2 SPI_FLASH

升腾核心板中配有一个 FLASH 存储芯片，芯片型号为 W25Q128，存储容量为 128Mbit。由于 FLASH 具有断电数据不丢失的特性，而我们 FPGA 芯片掉电数据是会丢失的，所以我们就可将 FLASH 作为 FPGA 芯片的上电配置器件，我们将上电程序固化在 FLASH 中，上电后 FPGA 芯片读取到 FLASH 中存储的程序进行运行，这样就能做到程序断电不丢失了。

图 2.3-3 为 SPI_FLASH 原理图：




图 2.3-3 SPI_FLASH 原理图

图 2.3-4 为升腾核心板上的 FLASH 芯片实物图




图 2.3-4 SPI_FLASH 芯片实物图

FLASH 各引脚分配如下表所示：

引脚名	FPGA 绑定引脚
QSPI_CS	T10
QSPI_CLK	L12
QSPI_IO0	P22
QSPI_IO1	R22
QSPI_IO2	P21
QSPI_IO3	R21

2.3.3 晶振

核心板上配有一个 50MHz 有源晶振，该晶振输出时钟连接到 FPGA 的全局时钟脚，作为开发板的系统时钟用于驱动 FPGA 内的用户逻辑电路，同时还可以使用该时钟通过 FPGA 内部的时钟 IP 核生成更高或更低的时钟频率供用户使用。

图 2.3-5 为核心板有源晶振的电路图，可以看到从该电路图中输出一个 FPGA 时钟信号连到 FPGA 芯片上供 FPGA 使用。




图 2.3-5 50MHz 有源晶振原理图

图 2.3-6 为升腾 核心板上 50MHz 有源晶振实物图。




图 2.3.6 核心板 50MHz 有源晶振实物图

50MHz 时钟引脚分配表如下表所示：

引脚名	FPGA 绑定引脚
FPGA_CLK	W19

同时核心板上还配有 125MHz 的有源差分晶振，该时钟用于 FPGA 内部的 GTP 高速收发器的时钟输入。图 2.3-7 为核心板有源晶振的电路图，可以看到从该电路图中输出一个对差分时钟。




图 2.3-7 125MHz 有源差分晶振原理图

图 2.3-8 为升腾核心板上 125MHz 有源差分晶振实物图




图 2.3-8 125MHz 有源差分晶实物图

2.3.4 LED 灯

升腾核心板板载了 3 个 LED 灯，其中一个为电源指示灯，一个是 FPGA 芯片配置指示灯，一个为用户 LED 灯。首先是电源指示灯，该灯直接连到了电源芯片上，当开发板上电后电源指示灯就会被点亮，其原理图如图 2.3-9 所示：




图 2.3-9 核心板 电源提示灯原理图

其次是 FPGA 芯片配置指示灯，当 FPGA 芯片内有程序正在运行时则该灯点亮，当 FPGA 芯片内没有程序运行时则该灯熄灭。其原理图如图 2.3-10 所示：




图 2.3-10 FPGA 配置完成指示灯原理图

同时还配有一个用户 LED 灯，该 LED 灯直接连到了 BANK14 的 P20 脚，我们可直接通过该引脚去控制 LED 灯的亮灭。




图 2.3-11 用户 LED 灯原理图

如图 2.3-12 所示为核心板上的 LED 灯实物图，其中①框中是电源指示灯；框②中是 FPGA 芯片配置灯；框③中是用户 LED 灯。




图 2.3-12 核心板 LED 灯实物图

电源

核心板供电来自 BTB 底座，输入电压为 12V。核心板供电可分为三部分，第一部分通过五路 DCDC 芯片转换为 1.0V、1.8V、1.5V、3.3V、VCCIO，其中 1.0V 电源采用 TPS54620RGYR，电流可达 6A，其余四路采用 TLV62130RGT，电流可达 3A，BANK15、BANK16 单独采用一路 VCCIO 供电，电压为 3.3V，以提供足够电流。

此外根据官网电源设计要求，对第一部分的供电顺序也做了相应的设计，上电顺序为 1.0V->1.8V->(1.5V、3.3V、VCCIO)。第二部分通过两路 TPS74801DRCR 转换为 1.0V、1.2V，为 GTP 高速收发器供电。第三部分为 DDR3 的 VTT 电源和 VTTREF 参考电源，采用 TPS51200DRCR 芯片，可为 DDR3 的 VTT 电源和 VTTRET 参考电源，采用 TPS51200DRCR 芯片，可为 DDR 芯片提供至少 3A 的灌电流和拉电流。

核心板电源设计原理图如下图 2.3-13、图 2.3-14 所示：




图 2.3-13 第一、二部分电源




图 2.3-14 VTT 电源

核心板电源分配功能如下表所示:

引脚名	功能
1.0V	FPGA 核心电源
1.8V	FPGA 辅助电源
1.5V	FPGA 的 BANK 34、35 以及 DDR3
3.3V	FPGA 的 BANK0、13、14 以及 FLASH、有源晶振、差分晶振
VCCIO(3.3)	FPGA 的 BANK 15、16

VTT、VTTREF(0.75)	DDR3
MGTAVTT (1.2)	FPGA 的 BANK216, GTP 高速收发器
MGTAVCC (1.2)	FPGA 的 BANK216, GTP 高速收发器

2.3.5 BTB 连接口

核心板板载两路 140Pin 的 BTB 接口将 IO 口进行引出，间隔 0.5mm，核心板通过该接口与底板进行连接，接口实物图如图 2.3-15 所示。




图 2.3-15 BTB 接口实物图

CN1 引脚分配如下表所示：

编号	引脚名	FPGA 绑定引脚	编号	引脚名	FPGA 绑定引脚
1	VCC_IN	12V	2	VCC_IN	12V
3	VCC_IN	12V	4	VCC_IN	12V
5	VCC_IN	12V	6	VCC_IN	12V
7	VCC_IN	12V	8	VCC_IN	12V
9	PROGRAM	N12	10	NC	NC
11	GND	GND	12	GND	GND
13	B13_L8_P	AA9	14	B13_L10_P	V10
15	B13_L8_N	AB10	16	B13_L10_N	W10
17	B13_L9_P	AA10	18	B13_L12_P	W11
19	B13_L9_N	AA11	20	B13_L12_N	W12
21	GND	GND	22	GND	GND
23	B13_L11_P	Y11	24	B13_L7_P	AB11
25	B13_L11_N	Y12	26	B13_L7_N	AB12
27	B13_L13_P	V13	28	B13_L5_P	Y13

29	B13_L13_N	V14	30	B13_L5_N	AA14
31	GND	GND	32	GND	GND
33	B13_L3_P	AA13	34	B13_L15_P	T14
35	B13_L3_N	AB13	36	B13_L15_N	T15
37	B13_L6_P	W14	38	B13_L14_P	U15
39	B13_L6_N	Y14	40	B13_L14_N	V15
41	GND	GND	42	GND	GND
43	B13_L16_P	W15	44	B13_L4_P	AA15
45	B13_L16_N	W16	46	B13_L4_N	AB15
47	B13_L17_P	T16	48	B13_L1_P	Y16
49	B13_L17_N	U16	50	B13_L1_N	AA16
51	GND	GND	52	GND	GND
53	B13_L2_P	AB16	54	B14_L16_P	V17
55	B13_L2_N	AB17	56	B14_L16_N	W17
57	GND	GND	58	B14_L17_P	AA18
59	GND	GND	60	B14_L17_N	AB18
61	GND	GND	62	GND	GND
63	B14_L22_P	P15	64	B14_L21_P	N17
65	B14_L22_N	R16	66	B14_L21_N	P17
67	B14_L6_N	T20	68	B14_IO25	N15
69	GND	GND	70	GND	GND
71	B13_L13_P	Y18	72	B14_L18_P	U17
73	B14_L13_N	Y19	74	B14_L18_N	U18
75	B14_L14_P	V18	76	B14_L11_P	U20
77	B14_L14_N	V19	78	B14_L11_N	V20
79	GND	GND	80	GND	GND
81	B14_L15_P	AA19	82	B14_L10_P	AB21
83	B14_L15_N	AB20	84	B14_L10_N	AB22
85	B14_L7_P	W21	86	B14_L9_P	Y21
87	B14_L7_N	W22	88	B14_L9_N	Y22
89	GND	GND	90	GND	GND
91	B14_L8_P	AA20	92	B14_L20_P	R18
93	B14_L8_N	AA21	94	B14_L20_N	T18

95	B14_L3_P	U22	96	B14_L4_P	T21
97	B14_L3_N	V22	98	B14_L4_N	U21
99	GND	GND	100	GND	GND
101	B14_L5_P	P19	102	B14_L19_P	P14
103	B14_L5_N	R19	104	B14_L19_N	R14
105	B14_L23_P	N13	106	B14_L24_P	P16
107	B14_L23_N	N14	108	B14_L24_N	R17
109	GND	GND	110	GND	GND
111	B15_L20_P	M13	112	B15_L22_P	L14
113	B15_L20_N	L13	114	B15_L22_N	L15
115	B15_L24_P	M15	116	B15_L17_P	N18
117	B15_L24_N	M16	118	B15_L17_N	N19
119	GND	GND	120	GND	GND
121	B15_L18_P	N20	122	B15_L16_P	M18
123	B15_L18_N	M20	124	B15_L16_N	L18
125	B15_L15_P	N22	126	B15_L14_P	L19
127	B15_L15_N	M22	128	B15_L14_N	L20
129	GND	GND	130	GND	GND
131	B15_L9_P	K21	132	B15_L10_P	M21
133	B15_L9_N	K22	134	B15_L10_N	L21
135	GND	GND	136	B15_IO25	M17
137	GND	GND	138	XADC_VP	L10
139	GND	GND	140	XADC_VN	M9

CN2 引脚分配如下表所示：

编号	引脚名	FPGA 绑定引脚	编号	引脚名	FPGA 绑定引脚
1	GND	GND	2	GND	GND
3	GND	GND	4	GND	GND
5	MGT_CLK1_P	F10	6	MGT_TX3_P	D7
7	MGT_CLK1_N	E10	8	MGT_TX3_N	C7
9	GND	GND	10	GND	GND
11	MGT_RX0_P	B8	12	MGT_RX3_P	D9
13	MGT_RX0_N	A8	14	MGT_RX3_N	C9
15	GND	GND	16	GND	GND
17	MGT_TX0_P	B4	18	MGT_RX2_P	B10

19	MGT_TX0_N	A4	20	MGT_RX2_N	A10
21	GND	GND	22	GND	GND
23	MGT_RX1_P	D11	24	MGT_TX2_P	B6
25	MGT_RX1_N	C11	26	MGT_TX2_N	A6
27	GND	GND	28	GND	GND
29	MGT_TX1_P	D5	30	GND	GND
31	MGT_TX1_N	C5	32	GND	GND
33	GND	GND	34	GND	GND
35	B16_IO0	F15	36	B16_IO25	F21
37	B16_L4_P	E13	38	B16_L1_P	F13
39	B16_L4_N	E14	40	B16_L1_N	F14
41	B16_L6_P	D14	42	B16_L8_P	C13
43	B16_L6_N	D15	44	B16_L8_N	B13
45	GND	GND	46	GND	GND
47	B16_L10_P	A13	48	B16_L2_P	F16
49	B16_L10_N	A14	50	B16_L2_N	E17
51	B16_L5_P	E16	52	B16_L3_P	C14
53	B16_L5_N	D16	54	B16_L3_N	C15
55	GND	GND	56	GND	GND
57	B16_L7_P	B15	58	B16_L9_P	A15
59	B16_L7_N	B16	60	B16_L9_N	A16
61	B16_L15_P	F18	62	B16_L12_P	D17
63	B16_L15_N	E18	64	B16_L12_N	C17
65	GND	GND	66	GND	GND
67	B16_L11_P	B17	68	B16_L18_P	F19
69	B16_L11_N	B18	70	B16_L18_N	F20
71	B16_L14_P	E19	72	B16_L13_P	C18
73	B16_L14_N	D19	74	B16_L13_N	C19
75	GND	GND	76	GND	GND
77	B16_L19_P	D20	78	B16_L16_P	B20
79	B16_L19_N	C20	80	B16_L16_N	A20
81	B16_L17_P	A18	82	B16_L21_P	B21
83	B16_L17_N	A19	84	B16_L21_N	A21

85	GND	GND	86	GND	GND
87	B16_L20_P	C22	88	B16_L23_P	E21
89	B16_L20_N	B22	90	B16_L23_N	D21
91	B16_L22_P	E22	92	B16_L24_P	G21
93	B16_L22_N	D22	94	B16_L24_N	G22
95	GND	GND	96	GND	GND
97	B15_L1_P	H13	98	B15_L2_P	G15
99	B15_L1_N	G13	100	B15_L2_N	G16
101	B15_L4_P	G17	102	B15_L3_P	J14
103	B15_L4_N	G18	104	B15_L3_N	H14
105	GND	GND	106	GND	GND
107	B15_L5_P	J15	108	B15_L6_P	H17
109	B15_L5_N	H15	110	B15_L6_N	H18
111	B15_L12_P	J19	112	B15_L8_P	H20
113	B15_L12_N	H19	114	B15_L8_N	G20
115	GND	GND	116	GND	GND
117	B15_L11_P	J20	118	B15_L23_P	L16
119	B15_L11_N	J21	120	B15_L23_N	K16
121	B15_L19_P	K13	122	B15_L13_P	K18
123	B15_L19_N	K14	124	B15_L13_N	K19
125	GND	GND	126	B15_L7_P	J22
127	GND	GND	128	B15_L7_N	H22
129	B15_L21_P	K17	130	GND	GND
131	B15_L21_N	J17	132	B15_IO0	J16
133	GND	GND	134	GND	GND
135	FPGA_TDO	U13	136	FPGA_TCK	V12
137	FPGA_TDI	R13	138	FPGA_TMS	T13
139	GND	GND	140	GND	GND

第三章 升腾_Mini 底板介绍

3.1 底板外观图




图 3.1-1 升腾_Mini 底板正面视图

注意开发板和核心板上都有一个箭头，把核心板的箭头与开发板箭头对应即可。开发板与核心板连接稳、不留缝即可。




图 3.1-2 升腾_Mini 底板背面视图

升腾_Mini 底板硬件标注图如图 3.1-3 所示：




图 3.1-3 升腾_Mini 底板硬件标注图

3.2 底板尺寸图




图 4.2-1 升腾_Mini 底板正面机械尺寸图

3.3 底板硬件规格

升腾_Mini 开发板底板硬件规格	
尺寸	80*135.5MM
PCB	4 层、黑色沉金
电源输入	12V@1A 直流输入，DC 接口
KEY	RESET 1 个，PROG 按键一个，用户机械按键 4 个
单色用户灯	4 个
数码管	六位数码管
EEPROM	24C64，容量：64Kbit
USB 转串口	1 个，使用 Type-C 接口
以太网	1 路千兆以太网，PHY 芯片型号 RTL8211F
JTAG 接口	1 个，使用 2*5P 2.54 间距牛角插座
摄像头接口	1 个，可直接配套野火 OV5640 摄像头、OV7725 摄像头（不带 FIFO）
蜂鸣器	1 个，无源，3.3 驱动
屏幕接口	底板 40Pin FPC 接口 0.5mm 间距 RGB 接口时序支持 RGB565/RGB888 屏幕
SD	1 个 Micro SD 卡座
HDMI	2 路 HDMI Type-A 接口
40Pin 拓展接口	2 路 40Pin 拓展 IO 接口，最大可用 IO：2*30

表 3.3-1 升腾 Mini 底板硬件资源表

注：当升腾 Pro 接入的核心板主芯片型号为 XC7A35T 时，2 路 40Pin 拓展 IO 接口仅一路可用。

3.4 底板硬件使用说明

我们将详细介绍升腾 Mini 底板的各个部分（图 3.1-3 升腾 Mini 底板硬件资源图）的硬件资源，我们将依次介绍。

3.4.1 电源

升腾 Mini 底板主要供电方式为 DC 12V 电源输入供电，开发板电压输入范围为 4.5-17V，但是推荐使用 12V 电源，使用中应尽量避免使用其他规格的电源，以免损坏开发板。

图 3.4-1 是升腾 Mini 底板的电源输入电路设计：




表 3.4-1 电源输入

底板通过两路 DCDC 芯片 TPS54302DDCR 转换为 5V、3.3V，电流可达 3A，给底板外设提供充沛电力。其原理图如下图 3.4-2 所示：




表 3.4-2 两路 DCDC 电源

升腾 Mini 底板各个电源的分配功能如下表所示：

电源	功能
5V	摄像头、LCD、HDMI
3.3V	SD 卡、EEPROM、以太网等

3.4.2 EEPROM

升腾 Mini 底板板载一片 EEPROM 芯片，型号为 M24C64，容量为 64Kbit（8Kbyte）。FPGA 通过 IIC 总线与其进行通信，可读可写，具有掉电数据不丢失的特性，可用于存储一些掉电不能丢失的重要数据，如芯片配置数据等。

图 3.4-3 为升腾 Mini 底板上的 EEPROM 芯片原理图：




图 3.4-3 开发板 EEPROM 原理图

升腾 Mini 底板上的 EEPROM 芯片实物图如图 3.4-4 所示：



图 3.4-4 开发板 EEPROM 实物图

EEPROM 各引脚分配如下表所示：

引脚名	FPGA 绑定引脚
I2C_SCL	K19
I2C_SDA	J22

升腾 Mini 底板板载了两路 HDMI 接口，这里不同于升腾 Pro 底板的是并没有搭配相应的编码解码芯这就意味着这两个口都可以进行输入输出，但是相应的控制起来较为复杂。

<https://embedfire.com>

升腾 Mini 底板上的 HDMI 接口如图 3.4-7 所示，接口类型为 Type A 型。




图 3.4-7 HDMI 接口实物图

HDMI 输入输出接口 1 引脚分配如下表所示：

引脚名	FPGA 绑定引脚
HDMI1_TX2_P	D17
HDMI1_TX2_N	C17
HDMI1_TX1_P	A15
HDMI1_TX1_N	A16
HDMI1_TX0_P	C14
HDMI1_TX0_N	C15
HDMI1_TXC_P	F16
HDMI1_TXC_N	E17
HDMI1_CEC	B13
HDMI1_SCL	F14
HDMI1_SDA	F13
HDMI1_OUT_EN	F21
HDMI1_HPD	C13

HDMI 输入输出接口 2 引脚分配如下表所示：

引脚名	FPGA 绑定引脚
HDMI2_TX2_P	F18
HDMI2_TX2_N	E18
HDMI2_TX1_P	B15
HDMI2_TX1_N	B16
HDMI2_TX0_P	E16
HDMI2_TX0_N	D16
HDMI2_TXC_P	A13

HDMI2_TXC_N	A14
HDMI2_CEC	D15
HDMI2_SCL	D14
HDMI2_SDA	E14
HDMI2_OUT_EN	F15
HDMI2_HPD	E13

3.4.4 千兆以太网接口

升腾 Mini 底板板载一路千兆以太网接口，通过 RTL8211F 以太网 PHY 芯片进行以太网的通信。RTL8211F 是低功耗的 10-BASE/100-BASE/1000-BASE 全双工以太网 PHY 芯片，支持 10Mbps、100Mbps 和 1000Mbps，IO 引脚电压可变，符合 IEEE802.3-2005 标准，支持通过 RGMII 接口与以太网 MAC 层通信，可通过自协商的方式与目的主机实现最佳的连接方式（调整最佳速度和双工模式），具有 HP Auto-MDIX 自动翻转功能，实现直连或交叉连接。RTL8211F 原理图如图 3.4-8 所示：




图 3.4-8 以太网接口原理图

开发板中以太网实物图如图 3.4-9 所示：




图 3.4-9 以太网接口实物图

以太网引脚分配如下表所示：

引脚名	FPGA 绑定引脚
ETH_RXD0	A20
ETH_RXD1	B21
ETH_RXD2	A21
ETH_RXD3	E21
ETH_RX_CLK	C18
ETH_RX_CTL	B20
ETH_TXD0	D21
ETH_TXD1	G21
ETH_TXD2	G22
ETH_TXD3	G15
ETH_TX_CTL	F20
ETH_TX_CLK	C19
ETH_MDC	J14
ETH_MDIO	G16
ETH_INIB	F19
ETH_NRST	H14

3.4.5 摄像头接口

升腾 Mini 底板中配置了一路摄像头接口。该接口可接入野火 OV7725 摄像头或 OV5640 摄像头（摄像头模块需选购）进行实时图像的采集，采集后可以通过开发板上的 LCD 接口或 HDMI 接口输出到 TFT 液晶屏、HDMI 屏中进行显示。其中 OV7725 支持输出最大为 30 万像素的图像（640 x 480 分辨率），OV5640 支持输出最大为 500 万像素的图像（2592 x 1944 分辨率），大家可根据自己的需求进行选购。

摄像头接口原理图如图 3.4-10 所示：




图 3.4-10 摄像头接口原理图

开发板上摄像头接口实物图如图 3.4-11 所示，需要注意得是这里的摄像头接口并不是直插式的，而是 24Pin 的 FPC 接口，需要通过 FPC 排线与摄像头进行连接。




图 3.4-11 摄像头接口实物图

该接口可接入野火 OV7725 摄像头或 OV5640 摄像头，连接方式如图 3.4-12 所示：




图 3.4-12 摄像头与开发板连接

摄像头引脚分配如下表所示：

引脚名	FPGA 绑定引脚
CAM_PDN	U17
CAM_RST	AB18
CAM_XCLK	N17
CAM_PCLK	P17
CAM_VS	N15
CAM_HS	U18
CAM_D0	U20
CAM_D1	V20
CAM_D2	AB21
CAM_D3	AB22
CAM_D4	Y21
CAM_D5	Y22
CAM_D6	R18
CAM_D7	T18
I2C1_SCL	T21
I2C1_SDA	U21

3.4.6 SD 卡接口

升腾底板板载一路 SD 卡接口，用于接入 Micro SD 卡，可进行 SD 卡数据的读写。SD 是由松下电器、东芝和闪迪联合推出，1998 年 8 月发布。由于其体积小、数据传输速度快、可热插拔等优良的特性，被广泛地用于便携式装置上使用，例如数码相机、智能手机和多媒体播放器等。




图 3.4-13 SD 卡接口原理图

开发板上的 SD 卡槽实物图如图 3.4-14 所示：




图 3.4-14 SD 卡接口实物图

SD 卡引脚分配如下表所示：

引脚名	FPGA 绑定引脚
SD_CLK	M13
SD_CMD	N14
SD_CD	M16
SD_D0	L13
SD_D1	M15
SD_D2	R19
SD_D3	N13

3.4.7 数码管

升腾 Mini 底板板载了六位八段数码管，供大家学习数码管的驱动方式，同时也能作为数据显示设备，其原理图如图 3.4-15 所示：




图 3.4-15 数码管原理图

升腾 Mini 底板上的数码管实物图如图 3.4-16 所示：



图 3.4-16 数码管实物图

数码管引脚分配如下表所示：

引脚名	FPGA 绑定引脚
DIG1	K18
DIG2	K16
DIG3	L16
DIG4	G20
DIG5	H20
DIG6	H18
LEDSD_A	U22
LEDSD_B	P19
LEDSD_C	W21
LEDSD_D	V22
LEDSD_E	AB20
LEDSD_F	W22
LEDSD_G	AA20
LEDSD_DP	AA21

3.4.8 JTAG 接口

我们如何将软件程序下载到 FPGA 芯片呢？开发板上的 JTAG 接口就是这个桥梁。JTAG 的作用就是将软件编译好的程序文件（.bit 文件）下载到 FPGA 芯片，但是该文件下载到 FPGA 后，若掉电后再上电该程序就丢失了，必须重新下载才行。在前面核心板的介绍中我们讲解了 FLASH，FLASH 具有掉电数据不丢失的特性，所以我们可以将程序文件配置成 FLASH 配置程序，然后将该文件固化到 FLASH 中，当 FPGA 上电后，FPGA 就会读取 FLASH 中的程序进行运行，从而达到掉电不丢失的目的。

如图 3.4-17 所示，为 JTAG 接口的原理图




图 3.4-17 JTAG 接口原理图

图 3.4-18 升腾 Mini 底板上 JTAG 口实物图：




图 3.4-18 JTAG 接口实物图

注意：尽量不要带电插拔 JTAG 口，否则容易烧坏 FPGA 的 JTAG 口。如果用万用表测到 JTAG 号 TDI TDO TMS TCK 任意一个与地短路了，那你的 FPGA 可能已经被烧坏了。并不是每次热插拔 JTAG 口都一定会烧坏，但是至少会有一定烧坏的可能性，为了能让开发板陪伴我们学习完本教程，所以最好谨慎行事！

3.4.9 无源蜂鸣器

升腾 Mini 底板板载了一路无源蜂鸣器，需要输入 PWM 波才能驱动该蜂鸣器进行发声，其相较于有源蜂鸣器来说具有声音频率可控的优点，而有源蜂鸣器只能发出单一的音调。在开发板中其可作为信息提示的发声器件。

无源蜂鸣器原理图如图 3.4-19 所示：




图 3.4-19 无源蜂鸣器原理图

开发板上无源蜂鸣器实物图如图 3.4-20 所示：




图 3.4-20 无源蜂鸣器实物图

无源蜂鸣器引脚分配如下表所示：

引脚名	FPGA 绑定引脚
BEEP	AA18

3.4.10 USB 转串口

开发板板载一路 USB 接口，并配有一片 CH340G USB 转串口芯片，使用该接口可用于 RS232 串口的调试以及验证，其原理图如图 3.4-21 所示：




图 3.4-21 USB 转串口原理图

升腾 Mini 开发板上的 USB 转串口部分的实物图如图 3.4-22 所示，这里需要注意的是，当我们使用该接口进行串口的调试时需将 RXD 与 TX 以及 TXD 与 RX 相连。




图 3.4-22 USB 转串口实物图

USB 转串口引脚分配如下表所示：

引脚名	FPGA 绑定引脚
UART1_RX	W17
UART1_TX	V17

3.4.11 按键

升腾 Mini 底板上有多个按键供用户使用，首先是一路 FPGA 芯片重配置机械按键，该按键可用于 FPGA 芯片的重配置，也就是说当我们将程序下载进 FPGA 芯片后，我们按下该按键可清空 FPGA 芯片内下载的程序。其原理图如图 3.4-23 所示：




图 3.4-23 FPGA 重配置按键原理图

升腾 Mini 开发板上的 FPGA 芯片重配置按键实物图如图 3.4-24 所示：




图 3.4-24 FPGA 重配置按键实物图

芯片重配置按键引脚分配如下表所示：

引脚名	FPGA 绑定引脚
PROGRAM	N12

我们将该按键直接接到 FPGA 的重配置引脚 N12，可直接进行芯片配置复位。

升腾 Mini 底板还配有一个用于程序复位的机械按键以及四个用户控制机械按键，用于程序的复位，以及控制信号的输入。其原理图如图 3.4-25 所示：




图 3.4-25 按键原理图

升腾 Mini 开发板上的按键实物图如图 3.4-26 所示




图 3.4-26 按键实物图

按键引脚分配如下表所示

引脚名	FPGA 绑定引脚
RESET	Y19
KEY1	R16
KEY2	P15
KEY3	T20
KEY4	Y18

3.4.12 LED 灯

升腾 Mini 底板中板载了 5 个 LED 用户指示灯，其中 1 个电源指示灯，4 个用户指示灯。首先是电源灯，当开发上电后电源指示灯就会被点亮，其原理图如图 3.4-27 所示：




图 3.4-27 电源指示灯原理图

其次是 4 个 LED 用户指示灯，可供我们用作于程序指示信号，其原理图如图 3.4-28 所示：




图 3.4-28 FPGA 用户 LED 原理图

如图 3.4-29 所示为开发板上的 LED 灯实物图，其中①框中是电源指示灯；②框中是四个供用户使用的 LED 灯。




图 3.4-29 升腾 Mini 底板 LED 实物图

LED 灯引脚分配如下表所示：

引脚名	FPGA 绑定引脚
LED1	N20
LED2	M20
LED3	N22
LED4	M22

3.4.13 TFT_LCD 液晶屏接口

板载 TFT_LCD 液晶屏接口，该接口可接入野火 TFT_LCD 液晶屏进行图片的显示。其原理图如图 3.4-30 所示，从图中可以看到使用的是 RGB888 图像模式，位宽为 24bit，高 8 位表示蓝色，低 8 位表示红色，中间 8 位表示绿色。RGB888 要比 RGB565 显示的颜色种类更多，显示图像越细腻。




图 3.4-30 TFT_LCD 接口原理图

如图 3.4-31 所示为 TFT_LCD 接口实物图。




图 3.4-31 TFT_LCD 接口实物图

野火 TFT_LCD 屏幕的接法如图 3.4-32 所示：



图 3.4-32 野火 TFT_LCD 接法

LCD 引脚分配如下表所示：

引脚名	FPGA 绑定引脚
LCD_BL	AA19
CTP_RST	V18
CTP_INT	V19
I2C_SDA	J22
I2C_SCL	K19
LCD_VS	B18
LCD_HS	E19
LCD_DE	B17
LCD_CLK	D19
LCD_R0	J16
LCD_R1	H22
LCD_R2	J17
LCD_R3	K17
LCD_R4	K14
LCD_R5	K13
LCD_R6	J21
LCD_R7	J20
LCD_G0	H19
LCD_G1	J19
LCD_G2	H15
LCD_G3	J15
LCD_G4	G18
LCD_G5	G17
LCD_G6	G13
LCD_G7	H13
LCD_B0	D22
LCD_B1	E22
LCD_B2	B22
LCD_B3	C22
LCD_B4	A19
LCD_B5	A18
LCD_B6	C20
LCD_B7	D20

3.4.14 扩展 IO

开发板上配置了丰富的拓展 IO 口资源，两路 40P IO 口可满足大部分的拓展模块设计，同时也可接入野火 AD/DA、双目摄像头等模块。




图 3.4-33 拓展 IO 口原理图

开发板上的拓展 IO 口实物图如图 3.4-34 所示，其中左边的 IO 口（CN4）可接入野火配套 AD/DA、双目摄像头等模块。




图 3.4-34 拓展 IO 口实物图

这两个模块可接入 CN4 的扩展 IO，连接方式如图 3.4-35、3.4-36 所示：




图 3.4-35 野火高速 AD/DA 模块与开发板连接




图 3.4-36 野火双目 OV5640 摄像头模块与开发板连接

CN3 引脚分配如下表所示：

引脚编号	FPGA 绑定引脚	引脚编号	FPGA 绑定引脚
1	5V	2	5V
3	GND	4	GND
5	H22	6	J16
7	K17	8	J17
9	K13	10	K14
11	J20	12	J21
13	J19	14	H19

15	GND	16	GND
17	J15	18	H15
19	G17	20	G18
21	H13	22	G13
23	E22	24	D22
25	C22	26	B22
27	GND	28	GND
29	A18	30	A19
31	D20	32	C20
33	E19	34	D19
35	B17	36	B18
37	K22	38	K21
39	GND	40	GND

CN4 引脚分配如下表所示：

引脚编号	FPGA 绑定引脚	引脚编号	FPGA 绑定引脚
1	5V	2	5V
3	GND	4	GND
5	M21	6	L21
7	L19	8	L20
9	M18	10	L18
11	N18	12	N19
13	L14	14	L15
15	GND	16	GND
17	P16	18	R17
19	P14	20	R14
21	T21	22	U21
23	R18	24	T18
25	Y21	26	Y22
27	GND	28	GND
29	AB21	30	AB22
31	U20	32	V20
33	AA20	34	AA21
35	N17	36	P17
37	AB18	38	N15
39	GND	40	GND

3.5 常用芯片及晶振位置图




图 3.5-1 升腾 Mini 芯片位置图

目前部分板子上装的是内置晶振的 CH340C，它与需要外置晶振的 CH340G 功能一致。因此，若是发现旁边的晶振位没有焊接晶振，不是因为少焊了晶振，而是晶振已经内置到 CH340 内部了。

